Lines Matching refs:clkr
118 .clkr.hw.init = &(struct clk_init_data){
141 .clkr.hw.init = &(struct clk_init_data){
153 .clkr.hw.init = &(struct clk_init_data){
165 .clkr.hw.init = &(struct clk_init_data){
181 .clkr.hw.init = &(struct clk_init_data){
208 .clkr.hw.init = &(struct clk_init_data){
240 .clkr.hw.init = &(struct clk_init_data){
259 .clkr.hw.init = &(struct clk_init_data){
278 .clkr.hw.init = &(struct clk_init_data){
288 .clkr = {
305 .clkr = {
331 .clkr.hw.init = &(struct clk_init_data){
356 .clkr.hw.init = &(struct clk_init_data){
369 .clkr.hw.init = &(struct clk_init_data){
383 .clkr.hw.init = &(struct clk_init_data){
396 .clkr.hw.init = &(struct clk_init_data){
410 .clkr.hw.init = &(struct clk_init_data){
423 .clkr.hw.init = &(struct clk_init_data){
437 .clkr.hw.init = &(struct clk_init_data){
450 .clkr.hw.init = &(struct clk_init_data){
464 .clkr.hw.init = &(struct clk_init_data){
477 .clkr.hw.init = &(struct clk_init_data){
491 .clkr.hw.init = &(struct clk_init_data){
524 .clkr.hw.init = &(struct clk_init_data){
538 .clkr.hw.init = &(struct clk_init_data){
552 .clkr.hw.init = &(struct clk_init_data){
566 .clkr.hw.init = &(struct clk_init_data){
580 .clkr.hw.init = &(struct clk_init_data){
594 .clkr.hw.init = &(struct clk_init_data){
607 .clkr.hw.init = &(struct clk_init_data){
621 .clkr.hw.init = &(struct clk_init_data){
634 .clkr.hw.init = &(struct clk_init_data){
648 .clkr.hw.init = &(struct clk_init_data){
661 .clkr.hw.init = &(struct clk_init_data){
675 .clkr.hw.init = &(struct clk_init_data){
688 .clkr.hw.init = &(struct clk_init_data){
702 .clkr.hw.init = &(struct clk_init_data){
715 .clkr.hw.init = &(struct clk_init_data){
729 .clkr.hw.init = &(struct clk_init_data){
742 .clkr.hw.init = &(struct clk_init_data){
756 .clkr.hw.init = &(struct clk_init_data){
770 .clkr.hw.init = &(struct clk_init_data){
784 .clkr.hw.init = &(struct clk_init_data){
798 .clkr.hw.init = &(struct clk_init_data){
812 .clkr.hw.init = &(struct clk_init_data){
826 .clkr.hw.init = &(struct clk_init_data){
840 .clkr.hw.init = &(struct clk_init_data){
861 .clkr.hw.init = &(struct clk_init_data){
882 .clkr.hw.init = &(struct clk_init_data){
903 .clkr.hw.init = &(struct clk_init_data){
924 .clkr.hw.init = &(struct clk_init_data){
938 .clkr.hw.init = &(struct clk_init_data){
952 .clkr.hw.init = &(struct clk_init_data){
971 .clkr.hw.init = &(struct clk_init_data){
985 .clkr.hw.init = &(struct clk_init_data){
1004 .clkr.hw.init = &(struct clk_init_data){
1017 .clkr.hw.init = &(struct clk_init_data){
1035 .clkr.hw.init = &(struct clk_init_data){
1055 .clkr.hw.init = &(struct clk_init_data){
1075 .clkr.hw.init = &(struct clk_init_data){
1095 .clkr.hw.init = &(struct clk_init_data){
1113 .clkr.hw.init = &(struct clk_init_data){
1140 .clkr.hw.init = &(struct clk_init_data){
1154 .clkr.hw.init = &(struct clk_init_data){
1168 .clkr.hw.init = &(struct clk_init_data){
1182 .clkr.hw.init = &(struct clk_init_data){
1201 .clkr.hw.init = &(struct clk_init_data){
1219 .clkr.hw.init = &(struct clk_init_data){
1237 .clkr.hw.init = &(struct clk_init_data){
1255 .clkr.hw.init = &(struct clk_init_data){
1278 .clkr.hw.init = &(struct clk_init_data){
1300 .clkr.hw.init = &(struct clk_init_data){
1321 .clkr.hw.init = &(struct clk_init_data){
1331 .clkr = {
1356 .clkr.hw.init = &(struct clk_init_data){
1374 .clkr.hw.init = &(struct clk_init_data){
1385 .clkr = {
1402 .clkr = {
1418 .clkr = {
1435 .clkr = {
1452 .clkr = {
1469 .clkr = {
1486 .clkr = {
1503 .clkr = {
1520 .clkr = {
1537 .clkr = {
1554 .clkr = {
1571 .clkr = {
1588 .clkr = {
1605 .clkr = {
1622 .clkr = {
1639 .clkr = {
1656 .clkr = {
1673 .clkr = {
1690 .clkr = {
1707 .clkr = {
1725 .clkr = {
1741 .clkr = {
1758 .clkr = {
1775 .clkr = {
1792 .clkr = {
1809 .clkr = {
1826 .clkr = {
1843 .clkr = {
1860 .clkr = {
1877 .clkr = {
1894 .clkr = {
1911 .clkr = {
1928 .clkr = {
1945 .clkr = {
1962 .clkr = {
1979 .clkr = {
1996 .clkr = {
2013 .clkr = {
2030 .clkr = {
2048 .clkr = {
2065 .clkr = {
2082 .clkr = {
2099 .clkr = {
2117 .clkr = {
2134 .clkr = {
2151 .clkr = {
2169 .clkr = {
2186 .clkr = {
2203 .clkr = {
2220 .clkr = {
2237 .clkr = {
2254 .clkr = {
2271 .clkr = {
2287 .clkr = {
2304 .clkr = {
2321 .clkr = {
2338 .clkr = {
2355 .clkr = {
2372 .clkr = {
2389 .clkr = {
2406 .clkr = {
2423 .clkr = {
2440 .clkr = {
2457 .clkr = {
2474 .clkr = {
2490 .clkr = {
2508 .clkr = {
2524 .clkr = {
2541 .clkr = {
2558 .clkr = {
2575 .clkr = {
2592 .clkr = {
2609 .clkr = {
2626 .clkr = {
2642 .clkr = {
2659 .clkr = {
2675 .clkr = {
2691 .clkr = {
2707 .clkr = {
2724 .clkr = {
2740 .clkr = {
2757 .clkr = {
2773 .clkr = {
2790 .clkr = {
2807 .clkr = {
2824 .clkr = {
2841 .clkr = {
2857 .clkr = {
2874 .clkr = {
2891 .clkr = {
2908 .clkr = {
2925 .clkr = {
2942 .clkr = {
2959 .clkr = {
2976 .clkr = {
2993 .clkr = {
3010 .clkr = {
3027 .clkr = {
3043 .clkr = {
3059 .clkr = {
3076 .clkr = {
3093 .clkr = {
3110 .clkr = {
3126 .clkr = {
3142 .clkr = {
3159 .clkr = {
3176 .clkr = {
3192 .clkr = {
3209 .clkr = {
3226 .clkr = {
3242 .clkr = {
3258 [GPLL0] = &gpll0.clkr,
3260 [GPLL1] = &gpll1.clkr,
3262 [GPLL4] = &gpll4.clkr,
3264 [CONFIG_NOC_CLK_SRC] = &config_noc_clk_src.clkr,
3265 [PERIPH_NOC_CLK_SRC] = &periph_noc_clk_src.clkr,
3266 [SYSTEM_NOC_CLK_SRC] = &system_noc_clk_src.clkr,
3267 [UFS_AXI_CLK_SRC] = &ufs_axi_clk_src.clkr,
3268 [USB30_MASTER_CLK_SRC] = &usb30_master_clk_src.clkr,
3269 [USB30_SEC_MASTER_CLK_SRC] = &usb30_sec_master_clk_src.clkr,
3270 [USB_HSIC_AHB_CLK_SRC] = &usb_hsic_ahb_clk_src.clkr,
3271 [BLSP1_QUP1_I2C_APPS_CLK_SRC] = &blsp1_qup1_i2c_apps_clk_src.clkr,
3272 [BLSP1_QUP1_SPI_APPS_CLK_SRC] = &blsp1_qup1_spi_apps_clk_src.clkr,
3273 [BLSP1_QUP2_I2C_APPS_CLK_SRC] = &blsp1_qup2_i2c_apps_clk_src.clkr,
3274 [BLSP1_QUP2_SPI_APPS_CLK_SRC] = &blsp1_qup2_spi_apps_clk_src.clkr,
3275 [BLSP1_QUP3_I2C_APPS_CLK_SRC] = &blsp1_qup3_i2c_apps_clk_src.clkr,
3276 [BLSP1_QUP3_SPI_APPS_CLK_SRC] = &blsp1_qup3_spi_apps_clk_src.clkr,
3277 [BLSP1_QUP4_I2C_APPS_CLK_SRC] = &blsp1_qup4_i2c_apps_clk_src.clkr,
3278 [BLSP1_QUP4_SPI_APPS_CLK_SRC] = &blsp1_qup4_spi_apps_clk_src.clkr,
3279 [BLSP1_QUP5_I2C_APPS_CLK_SRC] = &blsp1_qup5_i2c_apps_clk_src.clkr,
3280 [BLSP1_QUP5_SPI_APPS_CLK_SRC] = &blsp1_qup5_spi_apps_clk_src.clkr,
3281 [BLSP1_QUP6_I2C_APPS_CLK_SRC] = &blsp1_qup6_i2c_apps_clk_src.clkr,
3282 [BLSP1_QUP6_SPI_APPS_CLK_SRC] = &blsp1_qup6_spi_apps_clk_src.clkr,
3283 [BLSP1_UART1_APPS_CLK_SRC] = &blsp1_uart1_apps_clk_src.clkr,
3284 [BLSP1_UART2_APPS_CLK_SRC] = &blsp1_uart2_apps_clk_src.clkr,
3285 [BLSP1_UART3_APPS_CLK_SRC] = &blsp1_uart3_apps_clk_src.clkr,
3286 [BLSP1_UART4_APPS_CLK_SRC] = &blsp1_uart4_apps_clk_src.clkr,
3287 [BLSP1_UART5_APPS_CLK_SRC] = &blsp1_uart5_apps_clk_src.clkr,
3288 [BLSP1_UART6_APPS_CLK_SRC] = &blsp1_uart6_apps_clk_src.clkr,
3289 [BLSP2_QUP1_I2C_APPS_CLK_SRC] = &blsp2_qup1_i2c_apps_clk_src.clkr,
3290 [BLSP2_QUP1_SPI_APPS_CLK_SRC] = &blsp2_qup1_spi_apps_clk_src.clkr,
3291 [BLSP2_QUP2_I2C_APPS_CLK_SRC] = &blsp2_qup2_i2c_apps_clk_src.clkr,
3292 [BLSP2_QUP2_SPI_APPS_CLK_SRC] = &blsp2_qup2_spi_apps_clk_src.clkr,
3293 [BLSP2_QUP3_I2C_APPS_CLK_SRC] = &blsp2_qup3_i2c_apps_clk_src.clkr,
3294 [BLSP2_QUP3_SPI_APPS_CLK_SRC] = &blsp2_qup3_spi_apps_clk_src.clkr,
3295 [BLSP2_QUP4_I2C_APPS_CLK_SRC] = &blsp2_qup4_i2c_apps_clk_src.clkr,
3296 [BLSP2_QUP4_SPI_APPS_CLK_SRC] = &blsp2_qup4_spi_apps_clk_src.clkr,
3297 [BLSP2_QUP5_I2C_APPS_CLK_SRC] = &blsp2_qup5_i2c_apps_clk_src.clkr,
3298 [BLSP2_QUP5_SPI_APPS_CLK_SRC] = &blsp2_qup5_spi_apps_clk_src.clkr,
3299 [BLSP2_QUP6_I2C_APPS_CLK_SRC] = &blsp2_qup6_i2c_apps_clk_src.clkr,
3300 [BLSP2_QUP6_SPI_APPS_CLK_SRC] = &blsp2_qup6_spi_apps_clk_src.clkr,
3301 [BLSP2_UART1_APPS_CLK_SRC] = &blsp2_uart1_apps_clk_src.clkr,
3302 [BLSP2_UART2_APPS_CLK_SRC] = &blsp2_uart2_apps_clk_src.clkr,
3303 [BLSP2_UART3_APPS_CLK_SRC] = &blsp2_uart3_apps_clk_src.clkr,
3304 [BLSP2_UART4_APPS_CLK_SRC] = &blsp2_uart4_apps_clk_src.clkr,
3305 [BLSP2_UART5_APPS_CLK_SRC] = &blsp2_uart5_apps_clk_src.clkr,
3306 [BLSP2_UART6_APPS_CLK_SRC] = &blsp2_uart6_apps_clk_src.clkr,
3307 [CE1_CLK_SRC] = &ce1_clk_src.clkr,
3308 [CE2_CLK_SRC] = &ce2_clk_src.clkr,
3309 [CE3_CLK_SRC] = &ce3_clk_src.clkr,
3310 [GP1_CLK_SRC] = &gp1_clk_src.clkr,
3311 [GP2_CLK_SRC] = &gp2_clk_src.clkr,
3312 [GP3_CLK_SRC] = &gp3_clk_src.clkr,
3313 [PCIE_0_AUX_CLK_SRC] = &pcie_0_aux_clk_src.clkr,
3314 [PCIE_0_PIPE_CLK_SRC] = &pcie_0_pipe_clk_src.clkr,
3315 [PCIE_1_AUX_CLK_SRC] = &pcie_1_aux_clk_src.clkr,
3316 [PCIE_1_PIPE_CLK_SRC] = &pcie_1_pipe_clk_src.clkr,
3317 [PDM2_CLK_SRC] = &pdm2_clk_src.clkr,
3318 [SATA_ASIC0_CLK_SRC] = &sata_asic0_clk_src.clkr,
3319 [SATA_PMALIVE_CLK_SRC] = &sata_pmalive_clk_src.clkr,
3320 [SATA_RX_CLK_SRC] = &sata_rx_clk_src.clkr,
3321 [SATA_RX_OOB_CLK_SRC] = &sata_rx_oob_clk_src.clkr,
3322 [SDCC1_APPS_CLK_SRC] = &sdcc1_apps_clk_src.clkr,
3323 [SDCC2_APPS_CLK_SRC] = &sdcc2_apps_clk_src.clkr,
3324 [SDCC3_APPS_CLK_SRC] = &sdcc3_apps_clk_src.clkr,
3325 [SDCC4_APPS_CLK_SRC] = &sdcc4_apps_clk_src.clkr,
3326 [TSIF_REF_CLK_SRC] = &tsif_ref_clk_src.clkr,
3327 [USB30_MOCK_UTMI_CLK_SRC] = &usb30_mock_utmi_clk_src.clkr,
3328 [USB30_SEC_MOCK_UTMI_CLK_SRC] = &usb30_sec_mock_utmi_clk_src.clkr,
3329 [USB_HS_SYSTEM_CLK_SRC] = &usb_hs_system_clk_src.clkr,
3330 [USB_HSIC_CLK_SRC] = &usb_hsic_clk_src.clkr,
3331 [USB_HSIC_IO_CAL_CLK_SRC] = &usb_hsic_io_cal_clk_src.clkr,
3332 [USB_HSIC_MOCK_UTMI_CLK_SRC] = &usb_hsic_mock_utmi_clk_src.clkr,
3333 [USB_HSIC_SYSTEM_CLK_SRC] = &usb_hsic_system_clk_src.clkr,
3334 [GCC_BAM_DMA_AHB_CLK] = &gcc_bam_dma_ahb_clk.clkr,
3335 [GCC_BLSP1_AHB_CLK] = &gcc_blsp1_ahb_clk.clkr,
3336 [GCC_BLSP1_QUP1_I2C_APPS_CLK] = &gcc_blsp1_qup1_i2c_apps_clk.clkr,
3337 [GCC_BLSP1_QUP1_SPI_APPS_CLK] = &gcc_blsp1_qup1_spi_apps_clk.clkr,
3338 [GCC_BLSP1_QUP2_I2C_APPS_CLK] = &gcc_blsp1_qup2_i2c_apps_clk.clkr,
3339 [GCC_BLSP1_QUP2_SPI_APPS_CLK] = &gcc_blsp1_qup2_spi_apps_clk.clkr,
3340 [GCC_BLSP1_QUP3_I2C_APPS_CLK] = &gcc_blsp1_qup3_i2c_apps_clk.clkr,
3341 [GCC_BLSP1_QUP3_SPI_APPS_CLK] = &gcc_blsp1_qup3_spi_apps_clk.clkr,
3342 [GCC_BLSP1_QUP4_I2C_APPS_CLK] = &gcc_blsp1_qup4_i2c_apps_clk.clkr,
3343 [GCC_BLSP1_QUP4_SPI_APPS_CLK] = &gcc_blsp1_qup4_spi_apps_clk.clkr,
3344 [GCC_BLSP1_QUP5_I2C_APPS_CLK] = &gcc_blsp1_qup5_i2c_apps_clk.clkr,
3345 [GCC_BLSP1_QUP5_SPI_APPS_CLK] = &gcc_blsp1_qup5_spi_apps_clk.clkr,
3346 [GCC_BLSP1_QUP6_I2C_APPS_CLK] = &gcc_blsp1_qup6_i2c_apps_clk.clkr,
3347 [GCC_BLSP1_QUP6_SPI_APPS_CLK] = &gcc_blsp1_qup6_spi_apps_clk.clkr,
3348 [GCC_BLSP1_UART1_APPS_CLK] = &gcc_blsp1_uart1_apps_clk.clkr,
3349 [GCC_BLSP1_UART2_APPS_CLK] = &gcc_blsp1_uart2_apps_clk.clkr,
3350 [GCC_BLSP1_UART3_APPS_CLK] = &gcc_blsp1_uart3_apps_clk.clkr,
3351 [GCC_BLSP1_UART4_APPS_CLK] = &gcc_blsp1_uart4_apps_clk.clkr,
3352 [GCC_BLSP1_UART5_APPS_CLK] = &gcc_blsp1_uart5_apps_clk.clkr,
3353 [GCC_BLSP1_UART6_APPS_CLK] = &gcc_blsp1_uart6_apps_clk.clkr,
3354 [GCC_BLSP2_AHB_CLK] = &gcc_blsp2_ahb_clk.clkr,
3355 [GCC_BLSP2_QUP1_I2C_APPS_CLK] = &gcc_blsp2_qup1_i2c_apps_clk.clkr,
3356 [GCC_BLSP2_QUP1_SPI_APPS_CLK] = &gcc_blsp2_qup1_spi_apps_clk.clkr,
3357 [GCC_BLSP2_QUP2_I2C_APPS_CLK] = &gcc_blsp2_qup2_i2c_apps_clk.clkr,
3358 [GCC_BLSP2_QUP2_SPI_APPS_CLK] = &gcc_blsp2_qup2_spi_apps_clk.clkr,
3359 [GCC_BLSP2_QUP3_I2C_APPS_CLK] = &gcc_blsp2_qup3_i2c_apps_clk.clkr,
3360 [GCC_BLSP2_QUP3_SPI_APPS_CLK] = &gcc_blsp2_qup3_spi_apps_clk.clkr,
3361 [GCC_BLSP2_QUP4_I2C_APPS_CLK] = &gcc_blsp2_qup4_i2c_apps_clk.clkr,
3362 [GCC_BLSP2_QUP4_SPI_APPS_CLK] = &gcc_blsp2_qup4_spi_apps_clk.clkr,
3363 [GCC_BLSP2_QUP5_I2C_APPS_CLK] = &gcc_blsp2_qup5_i2c_apps_clk.clkr,
3364 [GCC_BLSP2_QUP5_SPI_APPS_CLK] = &gcc_blsp2_qup5_spi_apps_clk.clkr,
3365 [GCC_BLSP2_QUP6_I2C_APPS_CLK] = &gcc_blsp2_qup6_i2c_apps_clk.clkr,
3366 [GCC_BLSP2_QUP6_SPI_APPS_CLK] = &gcc_blsp2_qup6_spi_apps_clk.clkr,
3367 [GCC_BLSP2_UART1_APPS_CLK] = &gcc_blsp2_uart1_apps_clk.clkr,
3368 [GCC_BLSP2_UART2_APPS_CLK] = &gcc_blsp2_uart2_apps_clk.clkr,
3369 [GCC_BLSP2_UART3_APPS_CLK] = &gcc_blsp2_uart3_apps_clk.clkr,
3370 [GCC_BLSP2_UART4_APPS_CLK] = &gcc_blsp2_uart4_apps_clk.clkr,
3371 [GCC_BLSP2_UART5_APPS_CLK] = &gcc_blsp2_uart5_apps_clk.clkr,
3372 [GCC_BLSP2_UART6_APPS_CLK] = &gcc_blsp2_uart6_apps_clk.clkr,
3373 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
3374 [GCC_CE1_AHB_CLK] = &gcc_ce1_ahb_clk.clkr,
3375 [GCC_CE1_AXI_CLK] = &gcc_ce1_axi_clk.clkr,
3376 [GCC_CE1_CLK] = &gcc_ce1_clk.clkr,
3377 [GCC_CE2_AHB_CLK] = &gcc_ce2_ahb_clk.clkr,
3378 [GCC_CE2_AXI_CLK] = &gcc_ce2_axi_clk.clkr,
3379 [GCC_CE2_CLK] = &gcc_ce2_clk.clkr,
3380 [GCC_CE3_AHB_CLK] = &gcc_ce3_ahb_clk.clkr,
3381 [GCC_CE3_AXI_CLK] = &gcc_ce3_axi_clk.clkr,
3382 [GCC_CE3_CLK] = &gcc_ce3_clk.clkr,
3383 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
3384 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
3385 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
3386 [GCC_OCMEM_NOC_CFG_AHB_CLK] = &gcc_ocmem_noc_cfg_ahb_clk.clkr,
3387 [GCC_PCIE_0_AUX_CLK] = &gcc_pcie_0_aux_clk.clkr,
3388 [GCC_PCIE_0_CFG_AHB_CLK] = &gcc_pcie_0_cfg_ahb_clk.clkr,
3389 [GCC_PCIE_0_MSTR_AXI_CLK] = &gcc_pcie_0_mstr_axi_clk.clkr,
3390 [GCC_PCIE_0_PIPE_CLK] = &gcc_pcie_0_pipe_clk.clkr,
3391 [GCC_PCIE_0_SLV_AXI_CLK] = &gcc_pcie_0_slv_axi_clk.clkr,
3392 [GCC_PCIE_1_AUX_CLK] = &gcc_pcie_1_aux_clk.clkr,
3393 [GCC_PCIE_1_CFG_AHB_CLK] = &gcc_pcie_1_cfg_ahb_clk.clkr,
3394 [GCC_PCIE_1_MSTR_AXI_CLK] = &gcc_pcie_1_mstr_axi_clk.clkr,
3395 [GCC_PCIE_1_PIPE_CLK] = &gcc_pcie_1_pipe_clk.clkr,
3396 [GCC_PCIE_1_SLV_AXI_CLK] = &gcc_pcie_1_slv_axi_clk.clkr,
3397 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
3398 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
3399 [GCC_PERIPH_NOC_USB_HSIC_AHB_CLK] = &gcc_periph_noc_usb_hsic_ahb_clk.clkr,
3400 [GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
3401 [GCC_SATA_ASIC0_CLK] = &gcc_sata_asic0_clk.clkr,
3402 [GCC_SATA_AXI_CLK] = &gcc_sata_axi_clk.clkr,
3403 [GCC_SATA_CFG_AHB_CLK] = &gcc_sata_cfg_ahb_clk.clkr,
3404 [GCC_SATA_PMALIVE_CLK] = &gcc_sata_pmalive_clk.clkr,
3405 [GCC_SATA_RX_CLK] = &gcc_sata_rx_clk.clkr,
3406 [GCC_SATA_RX_OOB_CLK] = &gcc_sata_rx_oob_clk.clkr,
3407 [GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
3408 [GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
3409 [GCC_SDCC1_CDCCAL_FF_CLK] = &gcc_sdcc1_cdccal_ff_clk.clkr,
3410 [GCC_SDCC1_CDCCAL_SLEEP_CLK] = &gcc_sdcc1_cdccal_sleep_clk.clkr,
3411 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
3412 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
3413 [GCC_SDCC3_AHB_CLK] = &gcc_sdcc3_ahb_clk.clkr,
3414 [GCC_SDCC3_APPS_CLK] = &gcc_sdcc3_apps_clk.clkr,
3415 [GCC_SDCC4_AHB_CLK] = &gcc_sdcc4_ahb_clk.clkr,
3416 [GCC_SDCC4_APPS_CLK] = &gcc_sdcc4_apps_clk.clkr,
3417 [GCC_SYS_NOC_UFS_AXI_CLK] = &gcc_sys_noc_ufs_axi_clk.clkr,
3418 [GCC_SYS_NOC_USB3_AXI_CLK] = &gcc_sys_noc_usb3_axi_clk.clkr,
3419 [GCC_SYS_NOC_USB3_SEC_AXI_CLK] = &gcc_sys_noc_usb3_sec_axi_clk.clkr,
3420 [GCC_TSIF_AHB_CLK] = &gcc_tsif_ahb_clk.clkr,
3421 [GCC_TSIF_INACTIVITY_TIMERS_CLK] = &gcc_tsif_inactivity_timers_clk.clkr,
3422 [GCC_TSIF_REF_CLK] = &gcc_tsif_ref_clk.clkr,
3423 [GCC_UFS_AHB_CLK] = &gcc_ufs_ahb_clk.clkr,
3424 [GCC_UFS_AXI_CLK] = &gcc_ufs_axi_clk.clkr,
3425 [GCC_UFS_RX_CFG_CLK] = &gcc_ufs_rx_cfg_clk.clkr,
3426 [GCC_UFS_RX_SYMBOL_0_CLK] = &gcc_ufs_rx_symbol_0_clk.clkr,
3427 [GCC_UFS_RX_SYMBOL_1_CLK] = &gcc_ufs_rx_symbol_1_clk.clkr,
3428 [GCC_UFS_TX_CFG_CLK] = &gcc_ufs_tx_cfg_clk.clkr,
3429 [GCC_UFS_TX_SYMBOL_0_CLK] = &gcc_ufs_tx_symbol_0_clk.clkr,
3430 [GCC_UFS_TX_SYMBOL_1_CLK] = &gcc_ufs_tx_symbol_1_clk.clkr,
3431 [GCC_USB2A_PHY_SLEEP_CLK] = &gcc_usb2a_phy_sleep_clk.clkr,
3432 [GCC_USB2B_PHY_SLEEP_CLK] = &gcc_usb2b_phy_sleep_clk.clkr,
3433 [GCC_USB30_MASTER_CLK] = &gcc_usb30_master_clk.clkr,
3434 [GCC_USB30_MOCK_UTMI_CLK] = &gcc_usb30_mock_utmi_clk.clkr,
3435 [GCC_USB30_SLEEP_CLK] = &gcc_usb30_sleep_clk.clkr,
3436 [GCC_USB30_SEC_MASTER_CLK] = &gcc_usb30_sec_master_clk.clkr,
3437 [GCC_USB30_SEC_MOCK_UTMI_CLK] = &gcc_usb30_sec_mock_utmi_clk.clkr,
3438 [GCC_USB30_SEC_SLEEP_CLK] = &gcc_usb30_sec_sleep_clk.clkr,
3439 [GCC_USB_HS_AHB_CLK] = &gcc_usb_hs_ahb_clk.clkr,
3440 [GCC_USB_HS_INACTIVITY_TIMERS_CLK] = &gcc_usb_hs_inactivity_timers_clk.clkr,
3441 [GCC_USB_HS_SYSTEM_CLK] = &gcc_usb_hs_system_clk.clkr,
3442 [GCC_USB_HSIC_AHB_CLK] = &gcc_usb_hsic_ahb_clk.clkr,
3443 [GCC_USB_HSIC_CLK] = &gcc_usb_hsic_clk.clkr,
3444 [GCC_USB_HSIC_IO_CAL_CLK] = &gcc_usb_hsic_io_cal_clk.clkr,
3445 [GCC_USB_HSIC_IO_CAL_SLEEP_CLK] = &gcc_usb_hsic_io_cal_sleep_clk.clkr,
3446 [GCC_USB_HSIC_MOCK_UTMI_CLK] = &gcc_usb_hsic_mock_utmi_clk.clkr,
3447 [GCC_USB_HSIC_SYSTEM_CLK] = &gcc_usb_hsic_system_clk.clkr,