Lines Matching refs:clkr
43 .clkr.hw.init = &(struct clk_init_data){
70 .clkr.hw.init = &(struct clk_init_data){
97 .clkr.hw.init = &(struct clk_init_data){
124 .clkr.hw.init = &(struct clk_init_data){
238 .clkr = {
254 .clkr = {
289 .clkr = {
305 .clkr = {
340 .clkr = {
356 .clkr = {
391 .clkr = {
407 .clkr = {
442 .clkr = {
458 .clkr = {
493 .clkr = {
509 .clkr = {
557 .clkr = {
573 .clkr = {
606 .clkr = {
622 .clkr = {
655 .clkr = {
671 .clkr = {
704 .clkr = {
720 .clkr = {
753 .clkr = {
769 .clkr = {
802 .clkr = {
818 .clkr = {
836 .clkr = {
852 .clkr = {
868 .clkr = {
884 .clkr = {
900 .clkr = {
916 .clkr = {
958 .clkr = {
974 .clkr = {
1007 .clkr = {
1023 .clkr = {
1056 .clkr = {
1072 .clkr = {
1090 .clkr = {
1111 .clkr = {
1125 .clkr = {
1171 .clkr = {
1187 .clkr = {
1220 .clkr = {
1236 .clkr = {
1254 .clkr = {
1270 .clkr = {
1306 .clkr = {
1322 .clkr = {
1340 .clkr = {
1356 .clkr = {
1371 .clkr = {
1388 .clkr = {
1403 .clkr = {
1418 .clkr = {
1433 .clkr = {
1450 .clkr = {
1477 .clkr = {
1493 .clkr = {
1509 .clkr = {
1523 .clkr = {
1537 .clkr = {
1551 .clkr = {
1573 .clkr = {
1589 .clkr = {
1605 .clkr = {
1619 .clkr = {
1633 .clkr = {
1647 .clkr = {
1669 .clkr = {
1685 .clkr = {
1701 .clkr = {
1715 .clkr = {
1729 .clkr = {
1743 .clkr = {
1770 .clkr = {
1786 .clkr = {
1802 .clkr = {
1818 .clkr = {
1833 .clkr = {
1847 .clkr = {
1861 .clkr = {
1875 .clkr = {
1911 .clkr = {
1927 .clkr = {
1943 .clkr = {
1981 .clkr = {
1997 .clkr = {
2013 .clkr = {
2051 .clkr = {
2067 .clkr = {
2085 .clkr = {
2116 .clkr = {
2132 .clkr = {
2148 .clkr = {
2164 .clkr = {
2180 .clkr = {
2194 .clkr = {
2206 [PLL0] = &pll0.clkr,
2208 [PLL3] = &pll3.clkr,
2210 [PLL8] = &pll8.clkr,
2212 [PLL14] = &pll14.clkr,
2214 [GSBI1_UART_SRC] = &gsbi1_uart_src.clkr,
2215 [GSBI1_UART_CLK] = &gsbi1_uart_clk.clkr,
2216 [GSBI2_UART_SRC] = &gsbi2_uart_src.clkr,
2217 [GSBI2_UART_CLK] = &gsbi2_uart_clk.clkr,
2218 [GSBI4_UART_SRC] = &gsbi4_uart_src.clkr,
2219 [GSBI4_UART_CLK] = &gsbi4_uart_clk.clkr,
2220 [GSBI5_UART_SRC] = &gsbi5_uart_src.clkr,
2221 [GSBI5_UART_CLK] = &gsbi5_uart_clk.clkr,
2222 [GSBI6_UART_SRC] = &gsbi6_uart_src.clkr,
2223 [GSBI6_UART_CLK] = &gsbi6_uart_clk.clkr,
2224 [GSBI7_UART_SRC] = &gsbi7_uart_src.clkr,
2225 [GSBI7_UART_CLK] = &gsbi7_uart_clk.clkr,
2226 [GSBI1_QUP_SRC] = &gsbi1_qup_src.clkr,
2227 [GSBI1_QUP_CLK] = &gsbi1_qup_clk.clkr,
2228 [GSBI2_QUP_SRC] = &gsbi2_qup_src.clkr,
2229 [GSBI2_QUP_CLK] = &gsbi2_qup_clk.clkr,
2230 [GSBI4_QUP_SRC] = &gsbi4_qup_src.clkr,
2231 [GSBI4_QUP_CLK] = &gsbi4_qup_clk.clkr,
2232 [GSBI5_QUP_SRC] = &gsbi5_qup_src.clkr,
2233 [GSBI5_QUP_CLK] = &gsbi5_qup_clk.clkr,
2234 [GSBI6_QUP_SRC] = &gsbi6_qup_src.clkr,
2235 [GSBI6_QUP_CLK] = &gsbi6_qup_clk.clkr,
2236 [GSBI7_QUP_SRC] = &gsbi7_qup_src.clkr,
2237 [GSBI7_QUP_CLK] = &gsbi7_qup_clk.clkr,
2238 [GP0_SRC] = &gp0_src.clkr,
2239 [GP0_CLK] = &gp0_clk.clkr,
2240 [GP1_SRC] = &gp1_src.clkr,
2241 [GP1_CLK] = &gp1_clk.clkr,
2242 [GP2_SRC] = &gp2_src.clkr,
2243 [GP2_CLK] = &gp2_clk.clkr,
2244 [PMEM_A_CLK] = &pmem_clk.clkr,
2245 [PRNG_SRC] = &prng_src.clkr,
2246 [PRNG_CLK] = &prng_clk.clkr,
2247 [SDC1_SRC] = &sdc1_src.clkr,
2248 [SDC1_CLK] = &sdc1_clk.clkr,
2249 [SDC3_SRC] = &sdc3_src.clkr,
2250 [SDC3_CLK] = &sdc3_clk.clkr,
2251 [TSIF_REF_SRC] = &tsif_ref_src.clkr,
2252 [TSIF_REF_CLK] = &tsif_ref_clk.clkr,
2253 [DMA_BAM_H_CLK] = &dma_bam_h_clk.clkr,
2254 [GSBI1_H_CLK] = &gsbi1_h_clk.clkr,
2255 [GSBI2_H_CLK] = &gsbi2_h_clk.clkr,
2256 [GSBI4_H_CLK] = &gsbi4_h_clk.clkr,
2257 [GSBI5_H_CLK] = &gsbi5_h_clk.clkr,
2258 [GSBI6_H_CLK] = &gsbi6_h_clk.clkr,
2259 [GSBI7_H_CLK] = &gsbi7_h_clk.clkr,
2260 [TSIF_H_CLK] = &tsif_h_clk.clkr,
2261 [SDC1_H_CLK] = &sdc1_h_clk.clkr,
2262 [SDC3_H_CLK] = &sdc3_h_clk.clkr,
2263 [ADM0_CLK] = &adm0_clk.clkr,
2264 [ADM0_PBUS_CLK] = &adm0_pbus_clk.clkr,
2265 [PCIE_A_CLK] = &pcie_a_clk.clkr,
2266 [PCIE_AUX_CLK] = &pcie_aux_clk.clkr,
2267 [PCIE_H_CLK] = &pcie_h_clk.clkr,
2268 [PCIE_PHY_CLK] = &pcie_phy_clk.clkr,
2269 [SFAB_SATA_S_H_CLK] = &sfab_sata_s_h_clk.clkr,
2270 [PMIC_ARB0_H_CLK] = &pmic_arb0_h_clk.clkr,
2271 [PMIC_ARB1_H_CLK] = &pmic_arb1_h_clk.clkr,
2272 [PMIC_SSBI2_CLK] = &pmic_ssbi2_clk.clkr,
2273 [RPM_MSG_RAM_H_CLK] = &rpm_msg_ram_h_clk.clkr,
2274 [SATA_H_CLK] = &sata_h_clk.clkr,
2275 [SATA_CLK_SRC] = &sata_ref_src.clkr,
2276 [SATA_RXOOB_CLK] = &sata_rxoob_clk.clkr,
2277 [SATA_PMALIVE_CLK] = &sata_pmalive_clk.clkr,
2278 [SATA_PHY_REF_CLK] = &sata_phy_ref_clk.clkr,
2279 [SATA_A_CLK] = &sata_a_clk.clkr,
2280 [SATA_PHY_CFG_CLK] = &sata_phy_cfg_clk.clkr,
2281 [PCIE_ALT_REF_SRC] = &pcie_ref_src.clkr,
2282 [PCIE_ALT_REF_CLK] = &pcie_ref_src_clk.clkr,
2283 [PCIE_1_A_CLK] = &pcie1_a_clk.clkr,
2284 [PCIE_1_AUX_CLK] = &pcie1_aux_clk.clkr,
2285 [PCIE_1_H_CLK] = &pcie1_h_clk.clkr,
2286 [PCIE_1_PHY_CLK] = &pcie1_phy_clk.clkr,
2287 [PCIE_1_ALT_REF_SRC] = &pcie1_ref_src.clkr,
2288 [PCIE_1_ALT_REF_CLK] = &pcie1_ref_src_clk.clkr,
2289 [PCIE_2_A_CLK] = &pcie2_a_clk.clkr,
2290 [PCIE_2_AUX_CLK] = &pcie2_aux_clk.clkr,
2291 [PCIE_2_H_CLK] = &pcie2_h_clk.clkr,
2292 [PCIE_2_PHY_CLK] = &pcie2_phy_clk.clkr,
2293 [PCIE_2_ALT_REF_SRC] = &pcie2_ref_src.clkr,
2294 [PCIE_2_ALT_REF_CLK] = &pcie2_ref_src_clk.clkr,
2295 [USB30_MASTER_SRC] = &usb30_master_clk_src.clkr,
2296 [USB30_0_MASTER_CLK] = &usb30_0_branch_clk.clkr,
2297 [USB30_1_MASTER_CLK] = &usb30_1_branch_clk.clkr,
2298 [USB30_UTMI_SRC] = &usb30_utmi_clk.clkr,
2299 [USB30_0_UTMI_CLK] = &usb30_0_utmi_clk_ctl.clkr,
2300 [USB30_1_UTMI_CLK] = &usb30_1_utmi_clk_ctl.clkr,
2301 [USB_HS1_H_CLK] = &usb_hs1_h_clk.clkr,
2302 [USB_HS1_XCVR_SRC] = &usb_hs1_xcvr_clk_src.clkr,
2303 [USB_HS1_XCVR_CLK] = &usb_hs1_xcvr_clk.clkr,
2304 [USB_FS1_H_CLK] = &usb_fs1_h_clk.clkr,
2305 [USB_FS1_XCVR_SRC] = &usb_fs1_xcvr_clk_src.clkr,
2306 [USB_FS1_XCVR_CLK] = &usb_fs1_xcvr_clk.clkr,
2307 [USB_FS1_SYSTEM_CLK] = &usb_fs1_sys_clk.clkr,
2308 [EBI2_CLK] = &ebi2_clk.clkr,
2309 [EBI2_AON_CLK] = &ebi2_aon_clk.clkr,