Lines Matching refs:gb_addr_config
3533 u32 gb_addr_config = RREG32(GB_ADDR_CONFIG); in cik_gpu_init() local
3555 gb_addr_config = BONAIRE_GB_ADDR_CONFIG_GOLDEN; in cik_gpu_init()
3572 gb_addr_config = HAWAII_GB_ADDR_CONFIG_GOLDEN; in cik_gpu_init()
3616 gb_addr_config = BONAIRE_GB_ADDR_CONFIG_GOLDEN; in cik_gpu_init()
3635 gb_addr_config = BONAIRE_GB_ADDR_CONFIG_GOLDEN; in cik_gpu_init()
3669 gb_addr_config &= ~ROW_SIZE_MASK; in cik_gpu_init()
3673 gb_addr_config |= ROW_SIZE(0); in cik_gpu_init()
3676 gb_addr_config |= ROW_SIZE(1); in cik_gpu_init()
3679 gb_addr_config |= ROW_SIZE(2); in cik_gpu_init()
3710 ((gb_addr_config & PIPE_INTERLEAVE_SIZE_MASK) >> PIPE_INTERLEAVE_SIZE_SHIFT) << 8; in cik_gpu_init()
3712 ((gb_addr_config & ROW_SIZE_MASK) >> ROW_SIZE_SHIFT) << 12; in cik_gpu_init()
3714 WREG32(GB_ADDR_CONFIG, gb_addr_config); in cik_gpu_init()
3715 WREG32(HDP_ADDR_CONFIG, gb_addr_config); in cik_gpu_init()
3716 WREG32(DMIF_ADDR_CALC, gb_addr_config); in cik_gpu_init()
3717 WREG32(SDMA0_TILING_CONFIG + SDMA0_REGISTER_OFFSET, gb_addr_config & 0x70); in cik_gpu_init()
3718 WREG32(SDMA0_TILING_CONFIG + SDMA1_REGISTER_OFFSET, gb_addr_config & 0x70); in cik_gpu_init()
3719 WREG32(UVD_UDEC_ADDR_CONFIG, gb_addr_config); in cik_gpu_init()
3720 WREG32(UVD_UDEC_DB_ADDR_CONFIG, gb_addr_config); in cik_gpu_init()
3721 WREG32(UVD_UDEC_DBW_ADDR_CONFIG, gb_addr_config); in cik_gpu_init()