192 	u32 int_status = readl(ioaddr + SXGBE_DMA_CHA_STATUS_REG(channel_no));  in sxgbe_tx_dma_int_status()  local
197 	if (likely(int_status & SXGBE_DMA_INT_STATUS_NIS)) {  in sxgbe_tx_dma_int_status()
199 		if (int_status & SXGBE_DMA_INT_STATUS_TI) {  in sxgbe_tx_dma_int_status()
205 		if (int_status & SXGBE_DMA_INT_STATUS_TBU) {  in sxgbe_tx_dma_int_status()
210 	} else if (unlikely(int_status & SXGBE_DMA_INT_STATUS_AIS)) {  in sxgbe_tx_dma_int_status()
212 		if (int_status & SXGBE_DMA_INT_STATUS_TPS) {  in sxgbe_tx_dma_int_status()
218 		if (int_status & SXGBE_DMA_INT_STATUS_FBE) {  in sxgbe_tx_dma_int_status()
228 			if (int_status & SXGBE_DMA_INT_STATUS_TEB0) {  in sxgbe_tx_dma_int_status()
235 			if (int_status & SXGBE_DMA_INT_STATUS_TEB1) {  in sxgbe_tx_dma_int_status()
242 			if (int_status & SXGBE_DMA_INT_STATUS_TEB2) {  in sxgbe_tx_dma_int_status()
249 		if (int_status & SXGBE_DMA_INT_STATUS_CTXTERR) {  in sxgbe_tx_dma_int_status()
264 	u32 int_status = readl(ioaddr + SXGBE_DMA_CHA_STATUS_REG(channel_no));  in sxgbe_rx_dma_int_status()  local
269 	if (likely(int_status & SXGBE_DMA_INT_STATUS_NIS)) {  in sxgbe_rx_dma_int_status()
271 		if (int_status & SXGBE_DMA_INT_STATUS_RI) {  in sxgbe_rx_dma_int_status()
276 	} else if (unlikely(int_status & SXGBE_DMA_INT_STATUS_AIS)) {  in sxgbe_rx_dma_int_status()
278 		if (int_status & SXGBE_DMA_INT_STATUS_RBU) {  in sxgbe_rx_dma_int_status()
284 		if (int_status & SXGBE_DMA_INT_STATUS_RPS) {  in sxgbe_rx_dma_int_status()
290 		if (int_status & SXGBE_DMA_INT_STATUS_FBE) {  in sxgbe_rx_dma_int_status()
300 			if (int_status & SXGBE_DMA_INT_STATUS_REB0) {  in sxgbe_rx_dma_int_status()
307 			if (int_status & SXGBE_DMA_INT_STATUS_REB1) {  in sxgbe_rx_dma_int_status()
314 			if (int_status & SXGBE_DMA_INT_STATUS_REB2) {  in sxgbe_rx_dma_int_status()