105 static inline void exynos_elb_writel(struct exynos_pcie *pcie, u32 val, u32 reg)  in exynos_elb_writel()  argument
107 	writel(val, pcie->elbi_base + reg);  in exynos_elb_writel()
115 static inline void exynos_phy_writel(struct exynos_pcie *pcie, u32 val, u32 reg)  in exynos_phy_writel()  argument
117 	writel(val, pcie->phy_base + reg);  in exynos_phy_writel()
125 static inline void exynos_blk_writel(struct exynos_pcie *pcie, u32 val, u32 reg)  in exynos_blk_writel()  argument
127 	writel(val, pcie->block_base + reg);  in exynos_blk_writel()
137 	u32 val;  in exynos_pcie_sideband_dbi_w_mode()  local
141 		val = exynos_elb_readl(exynos_pcie, PCIE_ELBI_SLV_AWMISC);  in exynos_pcie_sideband_dbi_w_mode()
142 		val |= PCIE_ELBI_SLV_DBI_ENABLE;  in exynos_pcie_sideband_dbi_w_mode()
143 		exynos_elb_writel(exynos_pcie, val, PCIE_ELBI_SLV_AWMISC);  in exynos_pcie_sideband_dbi_w_mode()
145 		val = exynos_elb_readl(exynos_pcie, PCIE_ELBI_SLV_AWMISC);  in exynos_pcie_sideband_dbi_w_mode()
146 		val &= ~PCIE_ELBI_SLV_DBI_ENABLE;  in exynos_pcie_sideband_dbi_w_mode()
147 		exynos_elb_writel(exynos_pcie, val, PCIE_ELBI_SLV_AWMISC);  in exynos_pcie_sideband_dbi_w_mode()
153 	u32 val;  in exynos_pcie_sideband_dbi_r_mode()  local
157 		val = exynos_elb_readl(exynos_pcie, PCIE_ELBI_SLV_ARMISC);  in exynos_pcie_sideband_dbi_r_mode()
158 		val |= PCIE_ELBI_SLV_DBI_ENABLE;  in exynos_pcie_sideband_dbi_r_mode()
159 		exynos_elb_writel(exynos_pcie, val, PCIE_ELBI_SLV_ARMISC);  in exynos_pcie_sideband_dbi_r_mode()
161 		val = exynos_elb_readl(exynos_pcie, PCIE_ELBI_SLV_ARMISC);  in exynos_pcie_sideband_dbi_r_mode()
162 		val &= ~PCIE_ELBI_SLV_DBI_ENABLE;  in exynos_pcie_sideband_dbi_r_mode()
163 		exynos_elb_writel(exynos_pcie, val, PCIE_ELBI_SLV_ARMISC);  in exynos_pcie_sideband_dbi_r_mode()
169 	u32 val;  in exynos_pcie_assert_core_reset()  local
172 	val = exynos_elb_readl(exynos_pcie, PCIE_CORE_RESET);  in exynos_pcie_assert_core_reset()
173 	val &= ~PCIE_CORE_RESET_ENABLE;  in exynos_pcie_assert_core_reset()
174 	exynos_elb_writel(exynos_pcie, val, PCIE_CORE_RESET);  in exynos_pcie_assert_core_reset()
182 	u32 val;  in exynos_pcie_deassert_core_reset()  local
185 	val = exynos_elb_readl(exynos_pcie, PCIE_CORE_RESET);  in exynos_pcie_deassert_core_reset()
186 	val |= PCIE_CORE_RESET_ENABLE;  in exynos_pcie_deassert_core_reset()
188 	exynos_elb_writel(exynos_pcie, val, PCIE_CORE_RESET);  in exynos_pcie_deassert_core_reset()
218 	u32 val;  in exynos_pcie_power_on_phy()  local
221 	val = exynos_phy_readl(exynos_pcie, PCIE_PHY_COMMON_POWER);  in exynos_pcie_power_on_phy()
222 	val &= ~PCIE_PHY_COMMON_PD_CMN;  in exynos_pcie_power_on_phy()
223 	exynos_phy_writel(exynos_pcie, val, PCIE_PHY_COMMON_POWER);  in exynos_pcie_power_on_phy()
225 	val = exynos_phy_readl(exynos_pcie, PCIE_PHY_TRSV0_POWER);  in exynos_pcie_power_on_phy()
226 	val &= ~PCIE_PHY_TRSV0_PD_TSV;  in exynos_pcie_power_on_phy()
227 	exynos_phy_writel(exynos_pcie, val, PCIE_PHY_TRSV0_POWER);  in exynos_pcie_power_on_phy()
229 	val = exynos_phy_readl(exynos_pcie, PCIE_PHY_TRSV1_POWER);  in exynos_pcie_power_on_phy()
230 	val &= ~PCIE_PHY_TRSV1_PD_TSV;  in exynos_pcie_power_on_phy()
231 	exynos_phy_writel(exynos_pcie, val, PCIE_PHY_TRSV1_POWER);  in exynos_pcie_power_on_phy()
233 	val = exynos_phy_readl(exynos_pcie, PCIE_PHY_TRSV2_POWER);  in exynos_pcie_power_on_phy()
234 	val &= ~PCIE_PHY_TRSV2_PD_TSV;  in exynos_pcie_power_on_phy()
235 	exynos_phy_writel(exynos_pcie, val, PCIE_PHY_TRSV2_POWER);  in exynos_pcie_power_on_phy()
237 	val = exynos_phy_readl(exynos_pcie, PCIE_PHY_TRSV3_POWER);  in exynos_pcie_power_on_phy()
238 	val &= ~PCIE_PHY_TRSV3_PD_TSV;  in exynos_pcie_power_on_phy()
239 	exynos_phy_writel(exynos_pcie, val, PCIE_PHY_TRSV3_POWER);  in exynos_pcie_power_on_phy()
244 	u32 val;  in exynos_pcie_power_off_phy()  local
247 	val = exynos_phy_readl(exynos_pcie, PCIE_PHY_COMMON_POWER);  in exynos_pcie_power_off_phy()
248 	val |= PCIE_PHY_COMMON_PD_CMN;  in exynos_pcie_power_off_phy()
249 	exynos_phy_writel(exynos_pcie, val, PCIE_PHY_COMMON_POWER);  in exynos_pcie_power_off_phy()
251 	val = exynos_phy_readl(exynos_pcie, PCIE_PHY_TRSV0_POWER);  in exynos_pcie_power_off_phy()
252 	val |= PCIE_PHY_TRSV0_PD_TSV;  in exynos_pcie_power_off_phy()
253 	exynos_phy_writel(exynos_pcie, val, PCIE_PHY_TRSV0_POWER);  in exynos_pcie_power_off_phy()
255 	val = exynos_phy_readl(exynos_pcie, PCIE_PHY_TRSV1_POWER);  in exynos_pcie_power_off_phy()
256 	val |= PCIE_PHY_TRSV1_PD_TSV;  in exynos_pcie_power_off_phy()
257 	exynos_phy_writel(exynos_pcie, val, PCIE_PHY_TRSV1_POWER);  in exynos_pcie_power_off_phy()
259 	val = exynos_phy_readl(exynos_pcie, PCIE_PHY_TRSV2_POWER);  in exynos_pcie_power_off_phy()
260 	val |= PCIE_PHY_TRSV2_PD_TSV;  in exynos_pcie_power_off_phy()
261 	exynos_phy_writel(exynos_pcie, val, PCIE_PHY_TRSV2_POWER);  in exynos_pcie_power_off_phy()
263 	val = exynos_phy_readl(exynos_pcie, PCIE_PHY_TRSV3_POWER);  in exynos_pcie_power_off_phy()
264 	val |= PCIE_PHY_TRSV3_PD_TSV;  in exynos_pcie_power_off_phy()
265 	exynos_phy_writel(exynos_pcie, val, PCIE_PHY_TRSV3_POWER);  in exynos_pcie_power_off_phy()
319 	u32 val;  in exynos_pcie_establish_link()  local
366 				val = exynos_blk_readl(exynos_pcie,  in exynos_pcie_establish_link()
368 				dev_info(pp->dev, "PLL Locked: 0x%x\n", val);  in exynos_pcie_establish_link()
385 	u32 val;  in exynos_pcie_clear_irq_pulse()  local
388 	val = exynos_elb_readl(exynos_pcie, PCIE_IRQ_PULSE);  in exynos_pcie_clear_irq_pulse()
389 	exynos_elb_writel(exynos_pcie, val, PCIE_IRQ_PULSE);  in exynos_pcie_clear_irq_pulse()
394 	u32 val;  in exynos_pcie_enable_irq_pulse()  local
398 	val = IRQ_INTA_ASSERT | IRQ_INTB_ASSERT |  in exynos_pcie_enable_irq_pulse()
400 	exynos_elb_writel(exynos_pcie, val, PCIE_IRQ_EN_PULSE);  in exynos_pcie_enable_irq_pulse()
420 	u32 val;  in exynos_pcie_msi_init()  local
426 	val = exynos_elb_readl(exynos_pcie, PCIE_IRQ_EN_LEVEL);  in exynos_pcie_msi_init()
427 	val |= IRQ_MSI_ENABLE;  in exynos_pcie_msi_init()
428 	exynos_elb_writel(exynos_pcie, val, PCIE_IRQ_EN_LEVEL);  in exynos_pcie_msi_init()
440 					void __iomem *dbi_base, u32 *val)  in exynos_pcie_readl_rc()  argument
443 	*val = readl(dbi_base);  in exynos_pcie_readl_rc()
448 					u32 val, void __iomem *dbi_base)  in exynos_pcie_writel_rc()  argument
451 	writel(val, dbi_base);  in exynos_pcie_writel_rc()
456 				u32 *val)  in exynos_pcie_rd_own_conf()  argument
461 	ret = dw_pcie_cfg_read(pp->dbi_base + (where & ~0x3), where, size, val);  in exynos_pcie_rd_own_conf()
467 				u32 val)  in exynos_pcie_wr_own_conf()  argument
473 			where, size, val);  in exynos_pcie_wr_own_conf()
481 	u32 val = exynos_elb_readl(exynos_pcie, PCIE_ELBI_RDLH_LINKUP);  in exynos_pcie_link_up()  local
483 	if (val == PCIE_ELBI_LTSSM_ENABLE)  in exynos_pcie_link_up()