Lines Matching refs:val32
153 u32 val32 = 0; in xgene_pcie_set_ib_mask() local
156 val32 = readl(csr_base + addr); in xgene_pcie_set_ib_mask()
157 val = (val32 & 0x0000ffff) | (lower_32_bits(mask) << 16); in xgene_pcie_set_ib_mask()
160 val32 = readl(csr_base + addr + 0x04); in xgene_pcie_set_ib_mask()
161 val = (val32 & 0xffff0000) | (lower_32_bits(mask) >> 16); in xgene_pcie_set_ib_mask()
164 val32 = readl(csr_base + addr + 0x04); in xgene_pcie_set_ib_mask()
165 val = (val32 & 0x0000ffff) | (upper_32_bits(mask) << 16); in xgene_pcie_set_ib_mask()
168 val32 = readl(csr_base + addr + 0x08); in xgene_pcie_set_ib_mask()
169 val = (val32 & 0xffff0000) | (upper_32_bits(mask) >> 16); in xgene_pcie_set_ib_mask()
179 u32 val32; in xgene_pcie_linkup() local
182 val32 = readl(csr_base + PCIECORE_CTLANDSTATUS); in xgene_pcie_linkup()
183 if (val32 & LINK_UP_MASK) { in xgene_pcie_linkup()
185 *speed = PIPE_PHY_RATE_RD(val32); in xgene_pcie_linkup()
186 val32 = readl(csr_base + BRIDGE_STATUS_0); in xgene_pcie_linkup()
187 *lanes = val32 >> 26; in xgene_pcie_linkup()