157 static void __iomem *byt_gpio_reg(struct gpio_chip *chip, unsigned offset,  in byt_gpio_reg()  function
173 	void __iomem *reg = byt_gpio_reg(&vg->chip, offset, BYT_CONF0_REG);  in byt_gpio_clear_triggering()
202 	void __iomem *reg = byt_gpio_reg(chip, offset, BYT_CONF0_REG);  in byt_gpio_request()
249 	void __iomem *reg = byt_gpio_reg(&vg->chip, offset, BYT_CONF0_REG);  in byt_irq_type()
280 	void __iomem *reg = byt_gpio_reg(chip, offset, BYT_VAL_REG);  in byt_gpio_get()
295 	void __iomem *reg = byt_gpio_reg(chip, offset, BYT_VAL_REG);  in byt_gpio_set()
314 	void __iomem *reg = byt_gpio_reg(chip, offset, BYT_VAL_REG);  in byt_gpio_direction_input()
333 	void __iomem *conf_reg = byt_gpio_reg(chip, gpio, BYT_CONF0_REG);  in byt_gpio_direction_output()
334 	void __iomem *reg = byt_gpio_reg(chip, gpio, BYT_VAL_REG);  in byt_gpio_direction_output()
445 		reg = byt_gpio_reg(&vg->chip, base, BYT_INT_STAT_REG);  in byt_gpio_irq_handler()
463 	reg = byt_gpio_reg(&vg->chip, offset, BYT_INT_STAT_REG);  in byt_irq_ack()
477 	reg = byt_gpio_reg(&vg->chip, offset, BYT_CONF0_REG);  in byt_irq_unmask()
532 		value = readl(byt_gpio_reg(&vg->chip, i, BYT_CONF0_REG));  in byt_gpio_irq_init_hw()
542 		reg = byt_gpio_reg(&vg->chip, base, BYT_INT_STAT_REG);  in byt_gpio_irq_init_hw()
652 		reg = byt_gpio_reg(&vg->chip, i, BYT_CONF0_REG);  in byt_gpio_suspend()
656 		reg = byt_gpio_reg(&vg->chip, i, BYT_VAL_REG);  in byt_gpio_suspend()
674 		reg = byt_gpio_reg(&vg->chip, i, BYT_CONF0_REG);  in byt_gpio_resume()
684 		reg = byt_gpio_reg(&vg->chip, i, BYT_VAL_REG);  in byt_gpio_resume()