166 	csio_wr_reg32(hw, addr, TP_PIO_ADDR_A);  in csio_hw_tp_wr_bits_indirect()
168 	csio_wr_reg32(hw, val, TP_PIO_DATA_A);  in csio_hw_tp_wr_bits_indirect()
177 	csio_wr_reg32(hw, val | value, reg);  in csio_set_reg_field()
402 	csio_wr_reg32(hw,  SF_LOCK_V(lock) | SF_CONT_V(cont) |  in csio_hw_sf1_read()
432 	csio_wr_reg32(hw, val, SF_DATA_A);  in csio_hw_sf1_write()
433 	csio_wr_reg32(hw, SF_CONT_V(cont) | BYTECNT_V(byte_cnt - 1) |  in csio_hw_sf1_write()
507 			csio_wr_reg32(hw, 0, SF_OP_A);    /* unlock SF */  in csio_hw_read_flash()
560 	csio_wr_reg32(hw, 0, SF_OP_A);    /* unlock SF */  in csio_hw_write_flash()
577 	csio_wr_reg32(hw, 0, SF_OP_A);    /* unlock SF */  in csio_hw_write_flash()
615 	csio_wr_reg32(hw, 0, SF_OP_A);    /* unlock SF */  in csio_hw_flash_erase_sectors()
770 	csio_wr_reg32(hw, 0, SF_OP_A);    /* unlock SF */  in csio_hw_get_flash_params()
1015 		csio_wr_reg32(hw, PIORSTMODE_F | PIORST_F, PL_RST_A);  in csio_do_reset()
1188 		csio_wr_reg32(hw, PIORSTMODE_F | PIORST_F, PL_RST_A);  in csio_hw_fw_restart()
2255 	csio_wr_reg32(hw, PF_INTR_MASK, MYPF_REG(PL_PF_INT_ENABLE_A));  in csio_hw_intr_enable()
2266 		csio_wr_reg32(hw, pl, PL_INT_ENABLE_A);  in csio_hw_intr_enable()
2268 		csio_wr_reg32(hw, ERR_CPL_EXCEED_IQE_SIZE_F |  in csio_hw_intr_enable()
2300 	csio_wr_reg32(hw, 0, MYPF_REG(PL_PF_INT_ENABLE_A));  in csio_hw_intr_disable()
2606 		csio_wr_reg32(hw, PIORSTMODE_F | PIORST_F, PL_RST_A);  in csio_hws_removing()
2683 		csio_wr_reg32(hw, status, reg);  in csio_handle_intr_status()
2740 		csio_wr_reg32(hw, (uint32_t)(v & 0xFFFFFFFF),  in csio_sge_intr_handler()
2742 		csio_wr_reg32(hw, (uint32_t)(v >> 32), SGE_INT_CAUSE2_A);  in csio_sge_intr_handler()
2995 	csio_wr_reg32(hw, 0, MPS_INT_CAUSE_A);  in csio_mps_intr_handler()
3027 		csio_wr_reg32(hw, ECC_CECNT_V(ECC_CECNT_M), cnt_addr);  in csio_mem_intr_handler()
3034 	csio_wr_reg32(hw, v, addr);  in csio_mem_intr_handler()
3055 	csio_wr_reg32(hw, status, MA_INT_CAUSE_A);  in csio_ma_intr_handler()
3107 	csio_wr_reg32(hw, v, T5_PORT_REG(port, MAC_PORT_INT_CAUSE_A));  in csio_xgmac_intr_handler()
3215 	csio_wr_reg32(hw, cause & CSIO_GLBL_INTR_MASK, PL_INT_CAUSE_A);  in csio_hw_slow_intr_handler()