Lines Matching refs:ldx
11 ldx [BASE + HV_FAULT_I_ADDR_OFFSET], VADDR; \
12 ldx [BASE + HV_FAULT_I_CTX_OFFSET], CTX;
16 ldx [BASE + HV_FAULT_D_ADDR_OFFSET], VADDR; \
17 ldx [BASE + HV_FAULT_D_CTX_OFFSET], CTX;
80 ldx [%g6 + HV_FAULT_I_CTX_OFFSET], %o1 ! ctx
123 ldx [%g6 + HV_FAULT_D_CTX_OFFSET], %o1 ! ctx
141 ldx [%g5 + HV_FAULT_D_ADDR_OFFSET], %g5
195 ldx [%g2 + TRAP_PER_CPU_PGD_PADDR], %g7
207 ldx [%g6 + HV_FAULT_I_CTX_OFFSET], %o1
234 ldx [%g6 + HV_FAULT_D_CTX_OFFSET], %o1
261 ldx [%g2 + HV_FAULT_I_TYPE_OFFSET], %g3
262 ldx [%g2 + HV_FAULT_I_ADDR_OFFSET], %g4
263 ldx [%g2 + HV_FAULT_I_CTX_OFFSET], %g5
277 ldx [%g2 + HV_FAULT_I_TYPE_OFFSET], %g3
278 ldx [%g2 + HV_FAULT_I_ADDR_OFFSET], %g4
279 ldx [%g2 + HV_FAULT_I_CTX_OFFSET], %g5
293 ldx [%g2 + HV_FAULT_D_TYPE_OFFSET], %g3
294 ldx [%g2 + HV_FAULT_D_ADDR_OFFSET], %g4
295 ldx [%g2 + HV_FAULT_D_CTX_OFFSET], %g5
309 ldx [%g2 + HV_FAULT_D_TYPE_OFFSET], %g3
310 ldx [%g2 + HV_FAULT_D_ADDR_OFFSET], %g4
311 ldx [%g2 + HV_FAULT_D_CTX_OFFSET], %g5
332 ldx [%g2 + HV_FAULT_D_ADDR_OFFSET], %g5
334 ldx [%g2 + HV_FAULT_D_CTX_OFFSET], %g4
343 ldx [%g2 + HV_FAULT_D_ADDR_OFFSET], %g4
344 ldx [%g2 + HV_FAULT_D_CTX_OFFSET], %g5
367 ldx [%g2 + HV_FAULT_D_TYPE_OFFSET], %g3
368 ldx [%g2 + HV_FAULT_D_ADDR_OFFSET], %g4
369 ldx [%g2 + HV_FAULT_D_CTX_OFFSET], %g5
383 ldx [%g2 + HV_FAULT_D_TYPE_OFFSET], %g3
384 ldx [%g2 + HV_FAULT_D_ADDR_OFFSET], %g4
385 ldx [%g2 + HV_FAULT_D_CTX_OFFSET], %g5