152 static void __iomem *byt_gpio_reg(struct gpio_chip *chip, unsigned offset,  in byt_gpio_reg()  function
168 	void __iomem *reg = byt_gpio_reg(&vg->chip, offset, BYT_CONF0_REG);  in byt_gpio_clear_triggering()
197 	void __iomem *reg = byt_gpio_reg(chip, offset, BYT_CONF0_REG);  in byt_gpio_request()
244 	void __iomem *reg = byt_gpio_reg(&vg->chip, offset, BYT_CONF0_REG);  in byt_irq_type()
275 	void __iomem *reg = byt_gpio_reg(chip, offset, BYT_VAL_REG);  in byt_gpio_get()
290 	void __iomem *reg = byt_gpio_reg(chip, offset, BYT_VAL_REG);  in byt_gpio_set()
309 	void __iomem *reg = byt_gpio_reg(chip, offset, BYT_VAL_REG);  in byt_gpio_direction_input()
328 	void __iomem *conf_reg = byt_gpio_reg(chip, gpio, BYT_CONF0_REG);  in byt_gpio_direction_output()
329 	void __iomem *reg = byt_gpio_reg(chip, gpio, BYT_VAL_REG);  in byt_gpio_direction_output()
440 		reg = byt_gpio_reg(&vg->chip, base, BYT_INT_STAT_REG);  in byt_gpio_irq_handler()
458 	reg = byt_gpio_reg(&vg->chip, offset, BYT_INT_STAT_REG);  in byt_irq_ack()
472 	reg = byt_gpio_reg(&vg->chip, offset, BYT_CONF0_REG);  in byt_irq_unmask()
527 		value = readl(byt_gpio_reg(&vg->chip, i, BYT_CONF0_REG));  in byt_gpio_irq_init_hw()
537 		reg = byt_gpio_reg(&vg->chip, base, BYT_INT_STAT_REG);  in byt_gpio_irq_init_hw()
647 		reg = byt_gpio_reg(&vg->chip, i, BYT_CONF0_REG);  in byt_gpio_suspend()
651 		reg = byt_gpio_reg(&vg->chip, i, BYT_VAL_REG);  in byt_gpio_suspend()
669 		reg = byt_gpio_reg(&vg->chip, i, BYT_CONF0_REG);  in byt_gpio_resume()
679 		reg = byt_gpio_reg(&vg->chip, i, BYT_VAL_REG);  in byt_gpio_resume()